10 나노급 반도체 공정 한계에 대한 전산모사 연구

• 과제명 : 10 나노급 반도체 공정 한계에 대한 전산모사 연구
• 과제명(영문) : Numerical simulation to overcome process limitations below 10nm semiconductor
• 과제기간 : 2015.06.01 - 2020.05.31
• 지원기관 : 한국산업기술평가관리원
• 연구내용 : 본 연구는 10 나노급 반도체 공정 한계에 대한 전산모사 연구로 플라즈마 장비 및 공정 해석에 대한 예측력을 높이기 위한 멀티스케일 기법에 기반한 이론적 원천 연구들을 실공정의 실험 연구와 비교 검증하고 10nm급 반도체 플라즈마 공정의 물리적 한계 공정을 예측하고자 함. 특히 본 연구실에서는 SiO2/SiN 다층박막으로 이루어진 컨택홀 식각공정의 메커니즘을 규명하고. Continues wave plasma를 이용한 컨택홀 식각공정 데이터를 도출 및 Pulsed wave plasma를 이용하여 Wise Langmuir probe에 의한 기초연구를 진행하였음.